형식 : 1U (전원은 유로 랙 3U와 공유)
Width : 14HP
깊이 : 35mm
Current : 25mA @ + 12V, 3mA @ -12V
Diviser는 홀수 및 짝수 출력을 갖춘 1U 형식의 클록 디바이더입니다.입력 신호를 2, 3, 4, 5, 7, 8, 16, 32 분할하여 동시에 출력할 수 있습니다.
CMOS 칩을 기반으로 한 Diviser는 오디오 속도 이상으로 작동하며 오실레이터에서 하위 하모닉스와 리듬을 만들 수 있습니다.
Reset 입력은 모든 출력을 하이 상태로 재설정합니다.
Clock과 Reset 양쪽 입력에는 비교기가 내장되어 있으며, 임계값은 2.5V로 설정된다.이러한 입력에는 모든 종류의 신호를 사용할 수 있습니다.
Diviser는 분주가 다른 8개의 클럭을 출력합니다.각 출력 신호는 켜고 끄는 시간이 같고 50% 듀티 사이클 0-10V 구형파입니다.위의 이미지는 클럭 입력과 관련된 각 출력을 보여줍니다.
Diviser에 사용되는 '카운터' IC는 실제로 신호를 분할하는 대신 펄스를 카운트하고 그에 따라 출력합니다.특정 클럭 대신 게이트 시퀀스를 사용하면 Diviser의 다른 측면을 볼 수 있습니다. Diviser는 입력 펄스의 상승 에지를 카운트하므로 입력과 관련하여 감속된 시퀀스를 얻을 수 있습니다.다음 섹션에서와 같이 리셋을 이용하면 결과 시퀀스에 더 많은 펄스를 추가할 수 있습니다.
Diviser의 Reset 기능은 리셋 입력을 받으면 로우가 아닌 하이 상태가 됩니다.일반적으로 디바이더나 시퀀서와 같은 모듈이 리셋 입력에서 트리거를 받으면 시퀀스의 첫 번째 비트를 시작할 것으로 예상되므로 이러한 음악 리셋이 채택됩니다.이 외에도 Diviser의 Reset 입력에는 게이트-트리거 변환이 구현됩니다.이렇게하면 임의의 길이의 신호를 사용할 수 있으며 신호의 상승 에지 만 리셋에 사용됩니다. Diviser를 일시 중지하고 싶다면 Clock 입력을 사용하는 것이 좋습니다.
오른쪽 이미지는 Reset 입력의 동작을 보여줍니다.하이일 때는 효과가 없고, 로우일 때 트리거되었을 경우는 하이를 생성합니다.여기에서는 일정한 클럭, Reset 입력과 관련이 없는 트리거 패턴 및 /2 출력에서 얻은 결과 패턴을 확인할 수 있습니다.
홀수 분할의 출력을 사용하는 경우, 예를 들어 소절의 시작시에 짝수 분할을 이용하여 리셋할 수 있습니다.여기에서는 일정한 클럭, /8 출력의 리셋 신호 및 /3 출력에서 얻은 결과 패턴을 확인할 수 있습니다.
